3次元積層集積回路の検査技術の現状と展望

The Current Status and Perspective in Testing 3D Stacked ICs

検査技術委員会

はじめに

特 集

> 集積回路はこれまでムーアの法則に従うようにトランジ スタサイズの縮小による集積度の向上を達成してきた。し かしながらトランジスタサイズの微細化は物理的限界が近 づいている。一方,省面積多機能な次世代の集積技術とし て,複数のダイを縦方向に積層する3次元的な構造を持 ち,単位面積当たりの集積度を飛躍的に高める3次元積層 技術が開発・実用化されている^{1)~4)}。3次元積層集積回路 は複数の良品ダイをシリコン貫通ビア TSV (Through Silicon Via)とマイクロバンプにより接続し積層するものであり, 従来の SiP 技術におけるボンディングワイヤを用いる接続 に比べてダイ間の配線長を短縮でき,パッケージの小面積 化や高周波動作,消費電力の低減などの高性能化を実現で きる。さらに,SoC と異なり,機能毎に適したプロセスで 各チップを製造しそれらを積層することが可能である。

> 3次元積層集積回路において積層する各ダイは積層前に テストし、良品判定されたダイ KGD (Known Good Die)が 接続された良品スタック KGS (Known Good Stack)をパッ ケージングする。TSV およびマイクロバンプの接続部をい かに検査し、KGD、KGS を判定するかが 3 次元積層 IC 特 有の主な課題となる^{5),6)}。パッケージング後のテストアクセ ス機構としては、積層メモリに関しては JEDEC が、ロジッ クも含む異種ダイの積層 IC に関しては IEEE P1638 ワーキ ンググループにてそれぞれ標準化が行われている⁷⁾。これ らは主に IEEE 1149.1 標準のバウンダリスキャン⁸⁾をベー スにしてテスト信号を各ダイおよびダイ間配線に供給する 手法である。研究面においてはさらに検出困難な、劣化時 の故障原因となる抵抗性断線やリーク故障、微小遅延など の検出にも対応する手法が検討・開発されている。

> 本稿では3次元積層集積回路のテスト手法に関して,テ スト容易化設計(DFT[†])についての研究動向の概説を通し て,省面積多機能な集積回路の高信頼化へ向けての展望を 述べる。

2. 3次元積層集積回路における故障とテスト

3次元積層集積回路では、図1のようにチップや接続基 板となるインターポーザ内に基板を貫くTSVを設け、TSV とマイクロバンプでチップ間を接続する。TSVにより各IC ダイ間の信号配線、クロック配線、電源を接続する。ま た、積層ダイ内の熱をパッケージ側へ伝達するために用い られるTSVも存在する。

TSV の形成方法として,ウエハの薄化前に形成する手法 (Via First, Via Middle)とウエハの薄化後に形成する手法 (Via Last)がある。また,TSV のテストの段階として,図2の TSV 形成段階に応じて,ダイの積層前に行うプリボンドテ スト,ダイの積層後に行うポストボンドテストがある⁵⁾。

TSV およびマイクロバンプによるチップ間接続における 故障原因としては、マイクロボイド、アンダーフィル(微 小なオープン故障)、酸化物中のピンホール(TSVと基板 のショート)、ミスアライメントによるオープン、ショー



図 1. TSV を用いる 3 次元積層技術







(a) プリント配線板実装回路用 DFT



⁽b) BGA IC 内コア用 DFT

図 3. プリント配線板, BGA IC での接続テスト用 DFT 回路

ト,熱膨張係数 (CTE) 差によるダイの歪み,エレクトロマ イグレーションによる完全断線などが挙げられる⁹⁾。ダイ 間接続の特性解析として,文献^{10,11)}ではTSV,マイクロバ ンプの電気特性のモデル化や故障時のタイミング解析につ いて報告されている。また,エレクトロマイグレーション によるボイドやクラックの形成については文献¹²⁾で解説さ れている。

プリボンドテストでは,TSV が正しく形成されたかの検 査を行う。プリボンドテスト手法としては,プロービング による手法と非接触でテストする手法に分けられる。文 献¹³⁾では微小なマイクロバンプアレイに対応するプローブ カードの開発が行われている。非接触な手法としては,容 量性・誘導性カップリングを用いた非接触プローブを用い る手法やX線検査,光学的にTSV 径の測定を行う手法⁴⁾な どが提案されている。また,次章で述べるDFT 回路による 検査手法も提案されている。

ポストボンドテストでは,積層工程中の研磨やボンディ ングなどにより新たな故障が生じていないか,ダイ間を接 続している TSV を観測する必要がある。しかし,微細な部 位へのプロービングは実質困難であり,さまざまな DFT 提 案が行われている。

3. 3 次元積層集積回路の DFT 技術

3.1 従来のプリント配線板・SoC の DFT 技術

従来のプリント配線板に実装されたチップ間の接続検査

としては、外観検査、X線検査など物理的に接続の観測を 行う手法と, ICT などのプロービングにより電気的に信号 の導通を検査する手法が存在する。しかしながら、BGA パッケージ IC など表面からの端子への直接アクセスが困難 なデバイスの接続検査には、接続端子へ信号を供給し、応 答を観測する DFT が必要となる。図3に代表的な DFT 手 法である JTAG バウンダリスキャンの概念図を示す。JTAG バウンダリスキャンではテスト時に IC の入出力に任意の値 を設定・観測できる付加回路(バウンダリスキャンセル) を設けることで接続部の制御・観測を容易とする。プリン ト配線板上に JTAG バウンダリスキャン対応 IC を用いるこ とで図 3(a) のように JTAG 用端子から各接続部の入出力信 号の制御・観測を行い実装された各種 ICの接続検査を行う ことができる。また、図 3(b)の SoC 内部の回路コアにおい ても、同様に入出力値を制御・観測する IEEE1500 標準の DFT 回路であるテストラッパーの付加によりコア内部の機 能によらず検査が可能となる。

3 次元積層集積回路においてもチップ間配線である TSV が直接観測できないため同様の DFT 回路が用いられる。

3.2 TSV 検査用の DFT 技術

TSVの検査を行うには、直接の接触が困難であるTSVへの信号供給が課題となる。ウエハの薄化によりTSVを露出 する場合は、ウエハ研磨前のTSVのプロービングは困難で あり、また薄化後のTSVをプロービングする場合もプロー ブによるダメージなどを考慮しなければならない。そこ 特

で、TSV に DFT 回路を設けて検査する手法が各種提案されている。

DFT 手法として, リングオシレータを用いる手法と, バ ウンダリスキャンを拡張した手法の2つが主な手法として 挙げられる。これらに関連する検査法・DFT 回路を表1に 挙げる。

プリボンドテストにおいて,図4(a)のようにリングオシ レータをTSV端に接続し,TSVの容量値・抵抗値の異常を リングオシレータの周期の差異として検出する手法が文 献¹⁴⁾で提案されている。TSVにショート欠陥が生じ,リー ク電流が発生すると負荷が相対的に大きくなり,またTSV にオープン欠陥が生じると負荷が相対的に小さくなること で故障の影響が周期の測定により顕在化される。ポストボ

表1. 3次元積層集積回路の DFT 検査手法

検査手法	リングオシレータ (TSV 端接続型) ¹⁴⁾	リングオシレータ (TSV 経由型) ¹⁰⁾	IEEE P1638 7)	TDCBS 16)
適用段階	プリボンド (薄化前・後)	ポストボンド	ポストボンド	ポストボンド
テスト	オープン、ショー	オープン、ショー	IEEE1149.1 の	TDCにより
対象	۲- ۲-	ト, TSV 遅延解析	拡張接続テスト	遅延量測定

ンドテストにおいては図 4(b) のようにリングオシレータを TSV 経由で形成し、リングオシレータ内の TSV のドライバ ゲート変更時の周期の差異から TSV における遅延を推定し 検査する手法が提案されている¹⁰⁾。

ダイ間接続のテストを基板実装におけるバウンダリス キャン同様に行う手法としては、JTAGバウンダリスキャ ンやテストラッパー回路によるコア間テストなどを拡張し 図5のようにTSV 接続部にダイラッパーレジスタ (DWR) と呼ばれるバウンダリセルを設けるDFT 手法が IEEE P1838 として標準化が検討されている⁷⁾。ダイラッパーレジスタ は図5のように各ダイの入出力に挿入され、入力値の設 定・出力値の観測を行えるようになっている。図5の他に も入力設定のみ、出力観測のみのDWR セルが提案されて いる。

他にもバウンダリセルを改良した拡張手法が多数提案されている。文献¹⁵⁾では実速度テスト可能な2パターン印加 用セルとテスト順序の最適化手法について述べられてい る。われわれも図6に示すTDC (Time-to-digital converter)を バウンダリスキャンセルに埋め込んだDFT 設計により遅延 量を測定する手法¹⁶⁾を提案している。バウンダリスキャン

sub drivers

sub drivers

Ring Oscillator DFT

TSV1



(a) プリボンドテスト用 RO



Ring Oscillator DFT

Core

Core





図 5. DWR を用いる 3D-DFT 回路





図 6. TDC を用いる DFT 回路

セル内に XOR ゲートを埋め込み, DLIN から DLOUT を経 由して遷移信号にゲート遅延を付加しフリップフロップに 取り込むことで信号遷移の遅延が観測可能となる。

その他のDFT 手法として,TSV に流れる電流を基にした テスト手法が提案されている。TSV の I/O セル経由でテス ト時に電流経路を形成し組込電流センサにより故障検出を 行う手法^{17),18)} や,バウンダリスキャンセル内に電流デジタ イザを設けて基準電流との比較でリーク故障を検出する手 法が提案されている¹⁹⁾。また,ダイ間配線に遷移時間モニ タを挿入することで,劣化検知を行う手法も提案されてい る²⁰⁾。

4. まとめ

本稿では新たな高集積化技術である3次元積層集積回路 の検査手法について,積層前・積層後のテストおよびテス ト容易化設計手法の概要を述べた。本稿で紹介した検査手 法は主に信号配線TSVを対象としているが,それ以外の電 源配線,クロック配線用TSVの検査は課題として残ってい る。また,3次元実装パッケージでは放熱構造も問題とな るが,テスト実行時の発熱,放熱対策用TSVの検査も今後 検討すべき課題である。一方,これらの問題に関しては複 数TSVの利用による対策も可能である。また,今後の高信 頼化手法として,劣化検知や冗長TSVによる故障TSVの リペア²¹⁾などの機能の導入により,省面積多機能な3次元 積層集積回路のさらなる実用化が期待される。

> 文責・四柳浩之/徳島大学 (2019.10.15- 受理)

文 献

- (専田精一: "三次元実装のための TSV 技術,"工業調査会, 東京, 2009
- K. Kondo, M. Kada, and K. Takahashi, Eds.: "Three-Dimensional Integration of Semiconductors." Springer International Publishing, 2015
- T. Lu, C. Serafy, Z. Yang, S. K. Samal, S. K. Lim, and A. Srivastava: "TSV-Based 3-D ICs: Design Methods and Tools,"

IEEE Trans. CAD, Vol. 36, No. 10, pp. 1593-1619, Oct. 2017

隹

- 4) 岡本和也,佐藤了平:"半導体産業とシステムデザイン・インテグレーションの重要性―先端微細化・3次元化と実装技術の統合化に関する一考察―,"エレクトロニクス実装学会誌,Vol. 21, No. 6, pp. 531–541, 2018
- E. J. Marinissen: "Challenges and emerging solutions in testing TSV-based 2 1 over 2D- and 3D-stacked ICs," Proc. Design, Automation & Test in Europe Conf. & Exhibition (DATE), pp. 1277–1282, 2012
- B. Noia and K. Chakrabarty: "Design-for-Test and Test Optimization Techniques for TSV-based 3D Stacked ICs," Springer, 2014
- 7) E. J. Marinissen, T. McLaurin, and H. Jiao: "IEEE Std P1838: DfT standard-under-development for 2.5D-, 3D-, and 5.5D-SICs," Proc. 21th IEEE European Test Symposium (ETS), 2016, pp. 1–10
- ケンパーカー(著), 亀山修一(監訳): "バウンダリスキャンハンドブック第3版,"青山社, 2012.6
- M. Taouil, M. Masadeh, S. Hamdioui, and E. J. Marinissen: "Post-Bond Interconnect Test and Diagnosis for 3-D Memory Stacked on Logic," IEEE Trans. CAD, Vol. 34, No. 11, pp. 1860–1872, Nov. 2015
- J.-W. You, et al.: "In-Situ Method for TSV Delay Testing and Characterization Using Input Sensitivity Analysis," IEEE Trans. VLSI, Vol. **21**, No. 3, pp. 443–453, Mar. 2013
- Z. Gong and R. Rashidzadeh: "TSV Extracted Equivalent Circuit Model and an On-Chip Test Solution," IEEE Trans. CAD, Vol. 35, No. 4, pp. 679–690, 2016
- Y. Wang, et al.: "Effect of intermetallic formation on electromigration reliability of TSV-microbump joints in 3D interconnect," IEEE 62nd Electron. Components Technol. Conf., pp. 319-325, 2012
- 13) E. J. Marinissen, F. Fodor, B. De Wachter, J. Kiesewetter, E. Hill, and K. Smith: "A fully automatic test system for characterizing large-array fine-pitch micro-bump probe cards," International Test Conference in Asia (ITC-Asia 2017), pp. 144–149, 2017

- 14) L.-R. Huang, S.-Y. Huang, S. Sunter, K.-H. Tsai, and W.-T. Cheng: "Oscillation-Based Prebond TSV Test," IEEE Trans. CAD, Vol. 32, No. 9, pp. 1440–1444, 2013
- R. Wang, K. Chakrabarty, and S. Bhawmik: "At-speed interconnect testing and test-path optimization for 2.5D ICs," IEEE VLSI Test Symp. (VTS), pp. 1–6, 2014
- 16) H. Yotsuyanagi, H. Sakurai, and M. Hashizume: "Delay Line Embedded in Boundary Scan for Testing TSVs," IEEE Int. Work. Test. Three-Dimensional Stacked Integr. Circuits, 2014
- 17) F. Ashikin, M. Hashizume, H. Yotsuyanagi, S.-K. Lu, and Z. Roth:
 "A Design for Testability of Open Defects at Interconnects in 3D Stacked ICs," IEICE Trans. Inf. Syst., Vol. E101.D, No. 8, pp. 2053–2063, Aug. 2018
- 18) M. Kanda, M. Hashizume, H. Yotsuyanagi, and S. Lu: "A defective level monitor of open defects in 3D ICs with a comparator of offset cancellation type," in 2017 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2017, pp. 1–4
- 19) P. M. P. Law, C.-W. Wu, L.-Y. Lin, and H.-C. Hong: "An Enhanced Boundary Scan Architecture for Inter-Die Interconnect Leakage Measurement in 2.5D and 3D Packages," IEEE 26th Asian Test Symp., pp. 5–10, 2017
- 20) S.-Y. Huang, M.-T. Tsai, H.-X. Li, Z.-F. Zeng, K.-H. H. Tsai, and

W.-T. Cheng: "Nonintrusive On-Line Transition-Time Binning and Timing Failure Threat Detection for Die-to-Die Interconnects," IEEE Trans. CAD, Vol. **34**, No. 12, pp. 2039–2048, Dec. 2015

 S. Wang, K. Chakrabarty, and M. B. Tahoori: "Defect Clustering-Aware Spare-TSV Allocation in 3-D ICs for Yield Enhancement," IEEE Trans. CAD, Vol. 38, No. 10, pp. 1928–1941, Oct. 2019

†用語解説-

DFT: Design-for-Testability の略。本来の機能に加えて, テスト時の可制御性・可観測性を向上させテストコス トを削減する付加回路を設けるテスト容易化設計。代 表的な技術としてスキャン設計, BIST(組み込み自 己テスト), バウンダリスキャン設計などが用いられて いる。

著者紹介



四柳浩之(よつやなぎ ひろゆき) 平10大阪大学大学院工学研究科博士後期課程了。 同年より徳島大学工学部電気電子工学科助手,現 在同大大学院社会産業理工学研究部准教授。順序 回路のテスト容易化設計,断線放障の検査などの 研究に従事。博士(工学)。エレクトロニクス実 装学会,電子情報通信学会,IEEE 各会員。