# ディレイテスト可能なバウンダリスキャン設計手法

四柳 浩之<sup>1</sup>\*,橋爪 正樹<sup>1</sup>

## Delay Testable Design Using Modified Boundary Scan

Hiroyuki YOTSUYANAGI1\* and Masaki HASHIZUME1

<sup>1</sup> 徳島大学(〒770-8506 徳島県徳島市南常三島町 2-1) <sup>1</sup> Tokushima University (2-1 Minami-Josanjima, Tokushima 770-8506)

# 1. はじめに

バウンダリスキャン設計<sup>1)</sup>により IC 間接続のテストが 行われるが,標準のバウンダリスキャンでは IC 間接続の断 線・短絡が主に検出され,不完全接続(半断線)の検出は 保証されない。半断線による影響は,信号変化が素子を伝 搬する際の遅延量の増加として現れるため,回路のタイミ ング動作のテストが必要となる。

ディジタル信号の立上り・立下りの信号変化に遅延が生 じる故障をディレイ故障と呼び、回路のタイミング動作に 影響するディレイ故障の検査を行うのがディレイテストで ある。IC間のディレイテスト手法として、JTAGアーキテ クチャ内にクロック制御回路を追加することで、IC間での 実速度テスト<sup>†</sup>を可能とする手法<sup>2)</sup>やバウンダリスキャン に遅延センサーを追加することでIC間のディレイ故障を検 査する手法<sup>3)</sup>が提案されている。また、IC内部のディレイ 故障の検出方法として時間 – ディジタル変換回路(Time-todigital converter;以降TDC)を使用するテスト方法が挙げ られる<sup>4)~7)</sup>。

本稿では、ディレイテストに適用可能な検査容易化設計 手法として提案した TDC 組込型バウンダリスキャン設計<sup>8)</sup> とその検査時間短縮のための設計改善について述べる。 TDC 組込み型バウンダリスキャン (TDCBS) を用いる IC 間 の接続検査では、遅延素子として XOR ゲートを埋め込ん だバウンダリスキャンセルである TDCBS セルにより遅延 付加部を形成し遅延時間を概算することでディレイ故障の 検出を行う。

# 2. ディレイテスト

#### 2.1 ディレイ故障

半断線などにより生じる信号遅延の増加はディレイ故障 としてモデル化される<sup>9,10</sup>。ディレイ故障は広く用いられ

\*: Corresponding author



図1. ディレイ故障

ている縮退故障モデル<sup>†</sup>と異なり,故障を顕在化するため の初期入力と信号変化を伝搬する入力の2パターンを与え なければ検出できない。また,ディレイの大きさにより影 響が検出されない場合もある。

図1の0から1への信号変化において、変化後、次のク ロックパルスまでの時間 TS をタイミング余裕(timing slack) と呼ぶ。ディレイ値がクロック周期よりも短い微小遅延故 障と言われる故障の検出は、タイミング余裕に依存する。 図中 fault A のように故障によるディレイが TS より大きい 場合は検出されるが、fault B のようにディレイが TS より 小さい場合は検出されない。

チップ内の故障の場合は、同じディレイ値でも検出され るか否かが伝搬経路のタイミング余裕に依存する。また、 半断線は出荷後の経年劣化によりディレイ値が大きくなる 欠陥に成長し、回路の誤動作につながる可能性がある。

2.2 ディレイテスト手法

ディレイ故障のテストには、2パターンの入力信号の印 加による信号変化が必要である。スキャン設計を用いて信 号変化を与える手法として、スキャンシフト動作でスキャ ンセルに1パターン目を設定し、通常動作の状態遷移にて 2パターン目を印加する、LoC (Launch-off-capture) 方式など が用いられる<sup>9</sup>。

チップ内のディレイ故障を対象とするディレイテストで は、通常、信号伝搬可能な経路のうちタイミング余裕が最 小となるクリティカルパスを対象とする。しかし、クリ

E-mail: h.yotsuyanagi@tokushima-u.ac.jp



図2. 時間ディジタル変換回路例

ティカルパスを活性化させるテストパターンの生成は困難 であり、また製造ばらつき、電圧や温度による特性変化、 クロストークなどの影響によりクリティカルパスとなる経 路がチップにより異なる可能性もある。テストパターン生 成に要する処理時間やテストデータ量の制約から限られた 経路のテストが行われている。

特 集

ディレイ値の小さい故障を対象としたディレイテストとして、通常のクロックより高速なクロックを用いてテストパターンを印加し検査を行う FAST (Faster-than-at-speed test)法<sup>11)</sup>などが提案されている。FAST 法により微小遅延故障によるタイミングの遅延が検出できるがテスト用に高速クロック生成回路が必要となる。

また,近年課題となっているハードウェアトロイ<sup>†</sup>の検 出やリサイクル IC<sup>†</sup>の検出にディレイテストの手法を適用 可能であることが報告されている<sup>10)</sup>。さらに,劣化などに よるディレイの差異をディレイテストにより検出すること で信頼性向上が期待されている。

## 3. TDC 組込み型バウンダリスキャン (TDCBS)

ディレイテストのために、タイミング余裕の概算値を測 定する TDC が構成可能な改良をバウンダリスキャン設計に 追加した TDC 組込み型バウンダリスキャン設計 (TDCBS) を提案している。本章では測定に用いる TDC の説明と、バ ウンダリスキャンの一部を TDC に併用する TDCBS の回路 構成について紹介する。

#### 3.1 TDC による遅延判定

TDC は信号伝搬時間をディジタル値で表す回路である。 信号変化をゲートチェーンで構成される遅延付加部に印加 し、各ゲートの出力を同一クロックでフリップフロップに キャプチャする。信号はゲートを通過するごとに遅延され るため、フリップフロップの値を観測することで信号変化 から次のクロックパルスまでの差分がゲート遅延の何段分 かが求められる。

図2に提案するTDC組込み型バウンダリスキャンにおけるTDC構成部を示す。このTDCでは遅延付加部の遅延ゲートとしてXORゲートを用いる。複数経路からの信号遅延を観測可能とするため、入力*IN<sub>i</sub>*と遅延付加部との間の接続を選択信号*DLSEL<sub>i</sub>*で制御する。



#### 図 3. 信号変化時のタイミング余裕 TS と測定値 Nslack の 関係

図 3 に TDC 構成部における各 FF の入力信号波形例を示 す。ゲート 1 段あたりの遅延量を  $t_d$  とすると、入力信号の 変化は  $t_d$  ずつ遅延されて FF にキャプチャされる。タイミ ング余裕の概算値 TS は、入力信号の変化後の値が観測さ れる FF 数を Nslack とすると、式 (1) より求められる。

 $TS = N_{slack} \times t_d$  (1) 提案回路で用いる TDC では,遅延付加部に XOR ゲート

を用いることで複数経路からのディレイを同時に観測可能である。

#### 3.2 TDC 組込み型バウンダリスキャンの回路構成

バウンダリスキャン回路に TDC を組込んだディレイテス ト可能な微小遅延故障検査容易化設計として TDC 組込み型 バウンダリスキャン (TDCBS) を提案した<sup>8)</sup>。TDCBS のバ ウンダリスキャンセルと回路構造を図 4,図5 にそれぞれ 示す。TDCBS は,バウンダリスキャンの制御・観測に用い る5 ピン (TDI, TCK, TMS, TRST, TDO)の他に TDCBS 専用 制御ピン (LOOPEN, DLEN, DLHL)によって遅延付加部の制 御を行う。また,IEEE1149.1 準拠のバウンダリスキャンの 必須動作モードの他に,バウンダリスキャンセル内に XOR ゲートを設け TDC の遅延付加ゲートに用いる TDCTEST モードを実装している<sup>13)</sup>。

TDCBS セルは標準のバウンダリスキャンセル BC\_1 を内蔵 しており,制御信号 TDCMODE = 0 とすることで標準バウ ンダリスキャンの各動作を実行可能となっている。隣接する TDCBS セルの DLOUT-DLIN を接続することで TDCMODE = 1 設定時に図 2 の TDC が構成可能である。TAP コントロー



図 4. TDCBS のバウンダリスキャンセル



図 5. TDCBS の回路構成

ラについては、標準のバウンダリスキャンでのキャプチャ 時間が TCK の 2.5 周期後であるのに対して、TDCMODE で はテストパターン印加後 TCK の半周期後にチャプチャする 制御信号を各 TDCBS へ伝搬させる改良を加えている。

遅延付加部の TDCBS1 段あたりの遅延量  $t_d$  はおおよそ XOR ゲート1 段の遅延量となる。実測により  $t_d$ を得るに は,遅延付加部のみに信号変化を DLHL 端子より入力し て,TCK の半周期において入力信号が遅延付加部を伝搬し た段数 (*Nmax*) を求める。*Nmax* と TCK により, $t_d$  は以下の 式 (2) により表される。

$$t_d = \frac{TCK/2}{N_{max}} \tag{2}$$

テスト対象入力は、UpdateFF に選択信号 *DLSELi* を記憶 させ遅延付加部と接続する。TDC により得られる *Nslack と t<sub>d</sub>*をもとに式(1)でタイミング余裕を求め、期待値と比較す ることで、遅延故障を検出することができる<sup>8)</sup>。遅延故障 が発生している場合、タイミング余裕は小さくなり *N<sub>slack</sub>* の減少として検出される。

#### 3.3 3次元実装 IC への適用

パッケージ内に複数 IC を積層して実装する 3 次元実装 IC (3DIC)における IC 間配線であるシリコン貫通ビア (TSV)



図 6. TDCBSOUT セル



図 7. TDCBS を実装した 3DIC における信号変化の印加

の接続テストでも BGA パッケージ IC 同様にチップ間接続 が観測困難であり,バウンダリスキャン設計によるテスト 法の適用が考えられている<sup>12)</sup>。

3D IC のディレイテストに TDCBS 設計を適用するため, TSV の検査用にダイ内部のコア回路と独立して信号変化を TSV に印加可能とする図6のバウンダリスキャンセル (TDCBSOUT セル)を提案している<sup>13)</sup>。TDCBSOUT セル は、TSVTEST 信号で制御される MUX より、XOR ゲート による遅延付加部から TSV への信号経路を持つ。

TDCBS を用いた TSV の検査回路の構成を図7に示す。 TSV の入力端子側に TDCBSOUT セルを配置し, TSV の出 力端子側に TDCBS セルを配置する。ダイ1からダイ2に 向う TSV の検査には, ダイ1の TDCBS を TSVTEST モー ド, ダイ2の TDCBS を TDCTEST モードにセットする。 その後, LOOPEN1 = 0 として DLHL1 から信号変化を入力 し, ダイ1の TDCBSOUT セル, TSV, ダイ2の TDCBS セ ルの順に信号変化を伝搬させ, 遅延故障検査を行う。検査 結果はダイ2の TDCBS セルに保持しており, スキャンシ フト動作で TDI から信号入力することで, 検査結果を TDO へ出力できる。

### 4. TDCBS のシフト動作削減

TDCBS を用いたディレイテストの検査時間の多くは、検

特 集



特

集

図 8. 3DIC への TDCBS 適用時の観測経路



図 9. TDCBS の迂回経路

査対象入力の選択時および観測結果の出力に要するバウン ダリスキャンのシフト動作で占められる。バウンダリス キャン設計では、観測不要なICに図8の例のようにバイパ スモードを用いることでシフト動作の短縮が可能である。 本章では、さらにTDCBSを用いる検査時間の削減のため のバウンダリスキャンチェーンの改良について述べる。

## 4.1 TDCBS の観測セル部分選択

図2に示すように、信号変化は各 TDCBS の XOR ゲート で構成された遅延付加部を伝搬し、各 Capture-FF にキャプ チャされる。その後、各 Capture-FF をシフト動作させるこ とで、TDO から検査結果を出力する。しかし、観測対象と して選択した TDCBS セルから信号変化が到達可能な範囲 より離れた位置にある TDCBS セルについては観測不要で ある。そこで観測セル部分選択を行うために設計改良した TDCBS の回路構造を図9に示す<sup>14)</sup>。図9の回路では、 TDCBS セルを *NIen* 個ずつのブロックとし、ブロック毎に 一定の間隔で区切られた TDCBS が接続されている経路と それを迂回する経路を選択する MUX、MUX を制御する FF を追加し、バウンダリスキャンチェーンのスキャンパスを 選択できるようにしている。テストクロック TCK、TCK0 を 切替可能とし、あらかじめ TCK0 クロックにより出力しな



図 10. TDCBS の制御信号並列供給

いブロックの BypassSelectFF に 1,出力するブロックの BypassSelectFF に 0 を保持させ、観測しないブロックを選 択する。TDCBS を迂回する経路は次のブロックに接続され るため、観測したいブロック間にある TDCBS の検査結果 のみが出力される。これにより、検査結果の観測に要する シフト動作を削減できる。

#### 4.2 TDCBS の制御信号の並列入力

TDCBSを用いた遅延故障検査では、観測経路設定の際に TDIから各TDCBSセル内のUpdate-FFに選択信号 DLSEL の値を保持させる。しかし、各TDCBSセルは直列に接続 されており、全てのUpdate-FFに値を保持させるには TDCBSセルの数だけスキャンシフト動作を必要とし、観測 経路の設定に時間がかかる。そこで、図9で追加した回路 によりブロックを並列に接続することで、検査対象の設定 に要するシフト動作を削減する。

TDCBS ブロックの迂回経路を用いて観測経路選択信号を 並列入力する例を図 10 に示す。図 10 では、ブロック 1、 ブロック2がともに観測対象外である場合、ブロック1の BypassSelectFF に1を保持させることで、ブロック1とブ ロック2は並列に接続され、各 TDCBS 内に0 値を Nlen ク ロックで設定可能である。これにより、観測が不要なブ ロック内の TDCBS に同じ値を入力する際、ブロック1つ 分のシフト動作で、並列に接続されたブロック内の全ての TDCBS の値の入力が可能になる。TDCBS セルの個数を N<sub>TDCBS</sub>とすると観測対象ブロックが1つの場合の制御信号 設定に要する時間は、NTDCBS クロックから、式(3)のクロッ ク数に削減可能である。ここで第1項はブロック数を表 し、BypassSelectFF への設定に要するクロック数を、第2 項は選択ブロックより入力側ブロックへの制御信号設定, 選択ブロックへの制御信号設定,選択ブロックより出力側 ブロックへの制御信号設定に要するクロック数(各 N<sub>len</sub> ク ロック) である。

 $\left[N_{TDCBS} / N_{len}\right] + N_{len} \times 3 \tag{3}$ 

# 5. まとめ

バウンダリスキャン設計の適用により IC 間の接続が容易 にテストできるが、タイミングに影響する半断線などの欠 陥検出は保証されない。本稿では IC 間・IC 内のディレイ テストに適用可能なバウンダリスキャン設計として提案し た時間ディジタル変換回路 (TDC) 組込み型バウンダリス キャン設計手法について、3 次元積層 IC への適用と、テス ト時間短縮のためのバウンダリスキャンパスの選択回路の 提案を行った。提案した選択回路では観測対象に応じて、 制御・観測時にバウンダリスキャンチェーンを部分的に並 列化、迂回する機能を持たせることで検査に要するシフト 動作の削減が可能である。今後は、ブロックを構成する TDCBS セルの個数 *Nlen* を試作 IC による実測値をもとに検 討する予定である。

#### 謝 辞

本研究は東京大学 VDEC 活動を通して,シノプシス株式 会社,日本ケイデンス株式会社の協力で行われたものであ る。また,本研究の一部は JSPS 科研費 18K11218 および 17H01715 の助成を受けたものです。ここに謝意を表します。 (2021.8.18- 受理)

## 文 献

- ケンパーカー(著), 亀山修一(監訳): "バウンダリスキャンハンドブック第3版,"青山社, 2012
- J. Sin, H. Kim, and S. Kang: "At-Speed Boundary-Scan Interconnect Testing in a Board with Multiple System Clocks," Design, Automation and Test in Europe (DATE'99), pp. 473–477, 1999
- M. Tehranipour, N. Ahmed, and M. Nourani: "Testing SoC Interconnects for Signal Integrity Using Extended JTAG Architecture," IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 23, No. 5, pp. 800–811, May 2004
- R. Datta, A. Sebastine, A. Raghunathan, G. Carpenter, K. Nowka, and J. A. Abraham: "On-Chip Delay Measurement Based Response Analysis for Timing Characterization," Journal of Electronic Testing, Vol. 26, No. 6, pp. 599–619, Dec. 2010
- R. Machado, J. Cabral, and F. S. Alves: "All-Digital Time-to-Digital Converter Design Methodology Based on Structured Data Paths," IEEE Access, Vol. 7, pp. 108447–108457, 2019
- C. T. Ko, K. P. Pun, and A. Gothenberg: "A 5-ps Vernier subranging time-to-digital converter with DNL calibration," Microelectron. Journal, Vol. 46, No. 12, pp. 1469–1480, 2015
- 7) 田辺 融,加藤健太郎,難波一輝,伊藤秀男: "差分による VLSI 回路の遅延測定,"電子情報通信学会論文誌, Vol. J93.
  D, No. 4, pp. 460-468, 2010
- H. Yotsuyanagi, H. Makimoto, T. Nimiya, and M. Hashizume: "On Detecting Delay Faults Using Time-to-Digital Converter Embedded in Boundary Scan," IEICE Trans. Inf. Syst., Vol. E96.
  D, No. 9, pp. 1986–1993, 2013

- 9) 梶原誠司,佐藤康夫: "論理回路に対する遅延テスト手法," 電子情報通信学会基礎・境界ソサイエティ Fundamentals Review, Vol. 1, No. 3, pp. 71-77, 2008
- J. Mahmod, S. Millican, U. Guin, and V. Agrawal: "Special Session: Delay Fault Testing - Present and Future," IEEE 37th VLSI Test Symposium (VTS), pp. 1–10, 2019
- S. Hellebrand, T. Indlekofer, M. Kampmann, M. A. Kochte, C. Liu, and H.-J. Wunderlich: "FAST-BIST: Faster-than-At-Speed BIST Targeting Hidden Delay Defects," International Test Conference (ITC), 2014
- E. J. Marinissen: "Testing TSV-based three-dimensional stacked ICs," Design, Automation and Test in Europe (DATE 2010), pp. 1689–1694, 2010
- S. Hirai, H. Yotsuyanagi, and M. Hashizume: "Test Time Reduction on Testing Delay Faults in 3D ICs Using Boundary Scan Design," IEEE 27th Asian Test Symposium (ATS), pp. 7–12, 2018
- 14) 有元康滋,牧野紘史,四柳浩之,橋爪正樹: "TDC 組込型 バウンダリスキャンの観測セル部分選択による検査時間削 減について,"第35回エレクトロニクス実装学会春季講演 大会,2021

#### †用語解説 –

- **実速度テスト**:遅いテストクロックではなく通常動作時 のクロック速度でタイミング検査を行うテスト方式。
- **縮退故障モデル**:故障の影響を信号線の論理値が0また は1に固定されるとモデル化して扱う,テスト生成に おいて最もよく用いられる故障モデル。
- ハードウェアトロイ: IC に悪意を含んだ不正回路を挿入 する技術。本来の回路に対して、ある条件のもとで機 密情報の漏洩や不正な制御、破壊などを行う機能を追 加する。
- リサイクルIC:プリント配線板から外された IC を新品 に偽装して実装・出荷される偽装 IC のこと。



著者紹介 四柳浩之(よつやなぎ ひろゆき) 平10大阪大学大学院工学研究科博士後期課程 了。同年より徳島大学工学部電気電子工学科助 手,現在同大大学院社会産業理工学研究部准教 授。順序回路のテスト容易化設計,断線故障の検 査などの研究に従事。博士(工学)。エレクトロ ニクス実装学会,電子情報通信学会,IEEE 各会 員。



橋爪正樹(はしづめ まさき) 昭 54 徳島大・工・電気卒。昭 56 同大大学院修士 課程了。同年電信電話公社入社。昭 58 徳島大・ 工短・電子・助手。現在同大大学院社会産業理工 学研究部教授。論理回路の電流テスト法,低消費 電力論理回路などの研究に従事。博士(工学)。 エレクトロニクス実装学会,電子情報通信学会, IEEE 各会員。