ID 112884
タイトル別表記
3D積層ICの静的電源電流による電気的配線テストのための組み込み型検査回路に関する研究
著者
Binti Ali, Fara Ashikin
キーワード
3D Stacked IC
Open defects
Design-for-Testability
Through-Silicon Via
Electrical Interconnect Tests
資料タイプ
Thesis or Dissertation
発行日
2018-09-27
備考
内容要旨・審査要旨・論文本文の公開
著者の申請により要約(2018-12-20公開)に替えて論文全文を公開(2020-02-18)
文科省報告番号
甲第3236号
学位記番号
甲先第321号
フルテキストファイル
言語
eng
著者版フラグ
ETD
学位授与年月日
2018-09-27
学位名
Doctor of Engineering
学位授与機関
Tokushima University